projects/XUPVVH/XUPVVH.ip_user_files/ipstatic/hdl/verilog/dma_pcie_gic_if.svh


1
2
3
4
5
6
7
8
9
10
11
12
13

`ifndef IF_PCIE_DMA_GIC_SV
`define IF_PCIE_DMA_GIC_SV
interface dma_pcie_gic_if();
    logic [6:0] interrupt;
modport m (
    output interrupt
);
modport s (
    input interrupt
);

endinterface : dma_pcie_gic_if
`endif