1 files changed, 472 insertions, 0 deletions
diff --git a/projects/U200/U200.ip_user_files/mem_init_files/phy_ddr4.h b/projects/U200/U200.ip_user_files/mem_init_files/phy_ddr4.h
new file mode 100755
index 0000000..d82087e
--- /dev/null
+++ b/projects/U200/U200.ip_user_files/mem_init_files/phy_ddr4.h
@@ -0,0 +1,472 @@
+#ifndef IP_PHY_DDR4_H_
+#define IP_PHY_DDR4_H_
+
+// (c) Copyright 1995-2022 Xilinx, Inc. All rights reserved.
+// 
+// This file contains confidential and proprietary information
+// of Xilinx, Inc. and is protected under U.S. and
+// international copyright and other intellectual property
+// laws.
+// 
+// DISCLAIMER
+// This disclaimer is not a license and does not grant any
+// rights to the materials distributed herewith. Except as
+// otherwise provided in a valid license issued to you by
+// Xilinx, and to the maximum extent permitted by applicable
+// law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND
+// WITH ALL FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES
+// AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING
+// BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-
+// INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and
+// (2) Xilinx shall not be liable (whether in contract or tort,
+// including negligence, or under any other theory of
+// liability) for any loss or damage of any kind or nature
+// related to, arising under or in connection with these
+// materials, including for any direct, or any indirect,
+// special, incidental, or consequential loss or damage
+// (including loss of data, profits, goodwill, or any type of
+// loss or damage suffered as a result of any action brought
+// by a third party) even if such damage or loss was
+// reasonably foreseeable or Xilinx had been advised of the
+// possibility of the same.
+// 
+// CRITICAL APPLICATIONS
+// Xilinx products are not designed or intended to be fail-
+// safe, or for use in any application requiring fail-safe
+// performance, such as life-support or safety devices or
+// systems, Class III medical devices, nuclear facilities,
+// applications related to the deployment of airbags, or any
+// other applications that could lead to death, personal
+// injury, or severe property or environmental damage
+// (individually and collectively, "Critical
+// Applications"). Customer assumes the sole risk and
+// liability of any use of Xilinx products in Critical
+// Applications, subject only to applicable laws and
+// regulations governing limitations on product liability.
+// 
+// THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS
+// PART OF THIS FILE AT ALL TIMES.
+// 
+// DO NOT MODIFY THIS FILE.
+
+
+#ifndef XTLM
+#include "xtlm.h"
+#endif
+#ifndef SYSTEMC_INCLUDED
+#include <systemc>
+#endif
+
+#if defined(_MSC_VER)
+#define DllExport __declspec(dllexport)
+#elif defined(__GNUC__)
+#define DllExport __attribute__ ((visibility("default")))
+#else
+#define DllExport
+#endif
+
+#include "phy_ddr4_sc.h"
+
+
+
+
+#ifdef XILINX_SIMULATOR
+class DllExport phy_ddr4 : public phy_ddr4_sc
+{
+public:
+
+  phy_ddr4(const sc_core::sc_module_name& nm);
+  virtual ~phy_ddr4();
+
+  // module pin-to-pin RTL interface
+
+  sc_core::sc_out< bool > c0_init_calib_complete;
+  sc_core::sc_out< bool > dbg_clk;
+  sc_core::sc_in< bool > c0_sys_clk_p;
+  sc_core::sc_in< bool > c0_sys_clk_n;
+  sc_core::sc_out< sc_dt::sc_bv<512> > dbg_bus;
+  sc_core::sc_out< bool > c0_ddr4_parity;
+  sc_core::sc_out< bool > c0_ddr4_ui_clk;
+  sc_core::sc_out< bool > c0_ddr4_ui_clk_sync_rst;
+  sc_core::sc_out< bool > addn_ui_clkout1;
+  sc_core::sc_in< bool > sys_rst;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rdDataEn;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rdDataEnd;
+  sc_core::sc_out< sc_dt::sc_bv<1> > per_rd_done;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rmw_rd_done;
+  sc_core::sc_out< sc_dt::sc_bv<1> > wrDataEn;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_ACT_n;
+  sc_core::sc_in< sc_dt::sc_bv<2> > mcCasSlot;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcCasSlot2;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcRdCAS;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcWrCAS;
+  sc_core::sc_in< sc_dt::sc_bv<1> > winInjTxn;
+  sc_core::sc_in< sc_dt::sc_bv<1> > winRmw;
+  sc_core::sc_in< bool > gt_data_ready;
+  sc_core::sc_in< sc_dt::sc_bv<2> > winRank;
+  sc_core::sc_out< sc_dt::sc_bv<6> > tCWL;
+  sc_core::sc_in< sc_dt::sc_bv<576> > wrData;
+  sc_core::sc_out< sc_dt::sc_bv<576> > rdData;
+  sc_core::sc_in< sc_dt::sc_bv<144> > mc_ADR;
+  sc_core::sc_in< sc_dt::sc_bv<16> > mc_BA;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_CKE;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_CS_n;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_ODT;
+  sc_core::sc_in< sc_dt::sc_bv<5> > dBufAdr;
+  sc_core::sc_out< sc_dt::sc_bv<5> > rdDataAddr;
+  sc_core::sc_out< sc_dt::sc_bv<5> > wrDataAddr;
+  sc_core::sc_in< sc_dt::sc_bv<5> > winBuf;
+  sc_core::sc_out< bool > ddr4_act_n;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_adr;
+  sc_core::sc_out< sc_dt::sc_bv<2> > ddr4_ba;
+  sc_core::sc_out< sc_dt::sc_bv<2> > ddr4_bg;
+  sc_core::sc_out< bool > ddr4_par;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_cke;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_odt;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_cs_n;
+  sc_core::sc_out< bool > ddr4_ck_t;
+  sc_core::sc_out< bool > ddr4_ck_c;
+  sc_core::sc_out< bool > ddr4_reset_n;
+  sc_core::sc_out< bool > ddr4_parity;
+  sc_core::sc_out< sc_dt::sc_bv<72> > ddr4_dq;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_dqs_c;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_dqs_t;
+  sc_core::sc_in< sc_dt::sc_bv<16> > mc_BG;
+
+  // Dummy Signals for IP Ports
+
+
+protected:
+
+  virtual void before_end_of_elaboration();
+
+private:
+
+
+};
+#endif // XILINX_SIMULATOR
+
+
+
+
+#ifdef XM_SYSTEMC
+class DllExport phy_ddr4 : public phy_ddr4_sc
+{
+public:
+
+  phy_ddr4(const sc_core::sc_module_name& nm);
+  virtual ~phy_ddr4();
+
+  // module pin-to-pin RTL interface
+
+  sc_core::sc_out< bool > c0_init_calib_complete;
+  sc_core::sc_out< bool > dbg_clk;
+  sc_core::sc_in< bool > c0_sys_clk_p;
+  sc_core::sc_in< bool > c0_sys_clk_n;
+  sc_core::sc_out< sc_dt::sc_bv<512> > dbg_bus;
+  sc_core::sc_out< bool > c0_ddr4_parity;
+  sc_core::sc_out< bool > c0_ddr4_ui_clk;
+  sc_core::sc_out< bool > c0_ddr4_ui_clk_sync_rst;
+  sc_core::sc_out< bool > addn_ui_clkout1;
+  sc_core::sc_in< bool > sys_rst;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rdDataEn;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rdDataEnd;
+  sc_core::sc_out< sc_dt::sc_bv<1> > per_rd_done;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rmw_rd_done;
+  sc_core::sc_out< sc_dt::sc_bv<1> > wrDataEn;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_ACT_n;
+  sc_core::sc_in< sc_dt::sc_bv<2> > mcCasSlot;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcCasSlot2;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcRdCAS;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcWrCAS;
+  sc_core::sc_in< sc_dt::sc_bv<1> > winInjTxn;
+  sc_core::sc_in< sc_dt::sc_bv<1> > winRmw;
+  sc_core::sc_in< bool > gt_data_ready;
+  sc_core::sc_in< sc_dt::sc_bv<2> > winRank;
+  sc_core::sc_out< sc_dt::sc_bv<6> > tCWL;
+  sc_core::sc_in< sc_dt::sc_bv<576> > wrData;
+  sc_core::sc_out< sc_dt::sc_bv<576> > rdData;
+  sc_core::sc_in< sc_dt::sc_bv<144> > mc_ADR;
+  sc_core::sc_in< sc_dt::sc_bv<16> > mc_BA;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_CKE;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_CS_n;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_ODT;
+  sc_core::sc_in< sc_dt::sc_bv<5> > dBufAdr;
+  sc_core::sc_out< sc_dt::sc_bv<5> > rdDataAddr;
+  sc_core::sc_out< sc_dt::sc_bv<5> > wrDataAddr;
+  sc_core::sc_in< sc_dt::sc_bv<5> > winBuf;
+  sc_core::sc_out< bool > ddr4_act_n;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_adr;
+  sc_core::sc_out< sc_dt::sc_bv<2> > ddr4_ba;
+  sc_core::sc_out< sc_dt::sc_bv<2> > ddr4_bg;
+  sc_core::sc_out< bool > ddr4_par;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_cke;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_odt;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_cs_n;
+  sc_core::sc_out< bool > ddr4_ck_t;
+  sc_core::sc_out< bool > ddr4_ck_c;
+  sc_core::sc_out< bool > ddr4_reset_n;
+  sc_core::sc_out< bool > ddr4_parity;
+  sc_core::sc_out< sc_dt::sc_bv<72> > ddr4_dq;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_dqs_c;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_dqs_t;
+  sc_core::sc_in< sc_dt::sc_bv<16> > mc_BG;
+
+  // Dummy Signals for IP Ports
+
+
+protected:
+
+  virtual void before_end_of_elaboration();
+
+private:
+
+
+};
+#endif // XM_SYSTEMC
+
+
+
+
+#ifdef RIVIERA
+class DllExport phy_ddr4 : public phy_ddr4_sc
+{
+public:
+
+  phy_ddr4(const sc_core::sc_module_name& nm);
+  virtual ~phy_ddr4();
+
+  // module pin-to-pin RTL interface
+
+  sc_core::sc_out< bool > c0_init_calib_complete;
+  sc_core::sc_out< bool > dbg_clk;
+  sc_core::sc_in< bool > c0_sys_clk_p;
+  sc_core::sc_in< bool > c0_sys_clk_n;
+  sc_core::sc_out< sc_dt::sc_bv<512> > dbg_bus;
+  sc_core::sc_out< bool > c0_ddr4_parity;
+  sc_core::sc_out< bool > c0_ddr4_ui_clk;
+  sc_core::sc_out< bool > c0_ddr4_ui_clk_sync_rst;
+  sc_core::sc_out< bool > addn_ui_clkout1;
+  sc_core::sc_in< bool > sys_rst;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rdDataEn;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rdDataEnd;
+  sc_core::sc_out< sc_dt::sc_bv<1> > per_rd_done;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rmw_rd_done;
+  sc_core::sc_out< sc_dt::sc_bv<1> > wrDataEn;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_ACT_n;
+  sc_core::sc_in< sc_dt::sc_bv<2> > mcCasSlot;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcCasSlot2;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcRdCAS;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcWrCAS;
+  sc_core::sc_in< sc_dt::sc_bv<1> > winInjTxn;
+  sc_core::sc_in< sc_dt::sc_bv<1> > winRmw;
+  sc_core::sc_in< bool > gt_data_ready;
+  sc_core::sc_in< sc_dt::sc_bv<2> > winRank;
+  sc_core::sc_out< sc_dt::sc_bv<6> > tCWL;
+  sc_core::sc_in< sc_dt::sc_bv<576> > wrData;
+  sc_core::sc_out< sc_dt::sc_bv<576> > rdData;
+  sc_core::sc_in< sc_dt::sc_bv<144> > mc_ADR;
+  sc_core::sc_in< sc_dt::sc_bv<16> > mc_BA;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_CKE;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_CS_n;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_ODT;
+  sc_core::sc_in< sc_dt::sc_bv<5> > dBufAdr;
+  sc_core::sc_out< sc_dt::sc_bv<5> > rdDataAddr;
+  sc_core::sc_out< sc_dt::sc_bv<5> > wrDataAddr;
+  sc_core::sc_in< sc_dt::sc_bv<5> > winBuf;
+  sc_core::sc_out< bool > ddr4_act_n;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_adr;
+  sc_core::sc_out< sc_dt::sc_bv<2> > ddr4_ba;
+  sc_core::sc_out< sc_dt::sc_bv<2> > ddr4_bg;
+  sc_core::sc_out< bool > ddr4_par;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_cke;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_odt;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_cs_n;
+  sc_core::sc_out< bool > ddr4_ck_t;
+  sc_core::sc_out< bool > ddr4_ck_c;
+  sc_core::sc_out< bool > ddr4_reset_n;
+  sc_core::sc_out< bool > ddr4_parity;
+  sc_core::sc_out< sc_dt::sc_bv<72> > ddr4_dq;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_dqs_c;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_dqs_t;
+  sc_core::sc_in< sc_dt::sc_bv<16> > mc_BG;
+
+  // Dummy Signals for IP Ports
+
+
+protected:
+
+  virtual void before_end_of_elaboration();
+
+private:
+
+
+};
+#endif // RIVIERA
+
+
+
+
+#ifdef VCSSYSTEMC
+class DllExport phy_ddr4 : public phy_ddr4_sc
+{
+public:
+
+  phy_ddr4(const sc_core::sc_module_name& nm);
+  virtual ~phy_ddr4();
+
+  // module pin-to-pin RTL interface
+
+  sc_core::sc_out< bool > c0_init_calib_complete;
+  sc_core::sc_out< bool > dbg_clk;
+  sc_core::sc_in< bool > c0_sys_clk_p;
+  sc_core::sc_in< bool > c0_sys_clk_n;
+  sc_core::sc_out< sc_dt::sc_bv<512> > dbg_bus;
+  sc_core::sc_out< bool > c0_ddr4_parity;
+  sc_core::sc_out< bool > c0_ddr4_ui_clk;
+  sc_core::sc_out< bool > c0_ddr4_ui_clk_sync_rst;
+  sc_core::sc_out< bool > addn_ui_clkout1;
+  sc_core::sc_in< bool > sys_rst;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rdDataEn;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rdDataEnd;
+  sc_core::sc_out< sc_dt::sc_bv<1> > per_rd_done;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rmw_rd_done;
+  sc_core::sc_out< sc_dt::sc_bv<1> > wrDataEn;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_ACT_n;
+  sc_core::sc_in< sc_dt::sc_bv<2> > mcCasSlot;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcCasSlot2;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcRdCAS;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcWrCAS;
+  sc_core::sc_in< sc_dt::sc_bv<1> > winInjTxn;
+  sc_core::sc_in< sc_dt::sc_bv<1> > winRmw;
+  sc_core::sc_in< bool > gt_data_ready;
+  sc_core::sc_in< sc_dt::sc_bv<2> > winRank;
+  sc_core::sc_out< sc_dt::sc_bv<6> > tCWL;
+  sc_core::sc_in< sc_dt::sc_bv<576> > wrData;
+  sc_core::sc_out< sc_dt::sc_bv<576> > rdData;
+  sc_core::sc_in< sc_dt::sc_bv<144> > mc_ADR;
+  sc_core::sc_in< sc_dt::sc_bv<16> > mc_BA;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_CKE;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_CS_n;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_ODT;
+  sc_core::sc_in< sc_dt::sc_bv<5> > dBufAdr;
+  sc_core::sc_out< sc_dt::sc_bv<5> > rdDataAddr;
+  sc_core::sc_out< sc_dt::sc_bv<5> > wrDataAddr;
+  sc_core::sc_in< sc_dt::sc_bv<5> > winBuf;
+  sc_core::sc_out< bool > ddr4_act_n;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_adr;
+  sc_core::sc_out< sc_dt::sc_bv<2> > ddr4_ba;
+  sc_core::sc_out< sc_dt::sc_bv<2> > ddr4_bg;
+  sc_core::sc_out< bool > ddr4_par;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_cke;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_odt;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_cs_n;
+  sc_core::sc_out< bool > ddr4_ck_t;
+  sc_core::sc_out< bool > ddr4_ck_c;
+  sc_core::sc_out< bool > ddr4_reset_n;
+  sc_core::sc_out< bool > ddr4_parity;
+  sc_core::sc_out< sc_dt::sc_bv<72> > ddr4_dq;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_dqs_c;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_dqs_t;
+  sc_core::sc_in< sc_dt::sc_bv<16> > mc_BG;
+
+  // Dummy Signals for IP Ports
+
+
+protected:
+
+  virtual void before_end_of_elaboration();
+
+private:
+
+
+  // Transactor stubs
+
+  // Socket stubs
+
+};
+#endif // VCSSYSTEMC
+
+
+
+
+#ifdef MTI_SYSTEMC
+class DllExport phy_ddr4 : public phy_ddr4_sc
+{
+public:
+
+  phy_ddr4(const sc_core::sc_module_name& nm);
+  virtual ~phy_ddr4();
+
+  // module pin-to-pin RTL interface
+
+  sc_core::sc_out< bool > c0_init_calib_complete;
+  sc_core::sc_out< bool > dbg_clk;
+  sc_core::sc_in< bool > c0_sys_clk_p;
+  sc_core::sc_in< bool > c0_sys_clk_n;
+  sc_core::sc_out< sc_dt::sc_bv<512> > dbg_bus;
+  sc_core::sc_out< bool > c0_ddr4_parity;
+  sc_core::sc_out< bool > c0_ddr4_ui_clk;
+  sc_core::sc_out< bool > c0_ddr4_ui_clk_sync_rst;
+  sc_core::sc_out< bool > addn_ui_clkout1;
+  sc_core::sc_in< bool > sys_rst;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rdDataEn;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rdDataEnd;
+  sc_core::sc_out< sc_dt::sc_bv<1> > per_rd_done;
+  sc_core::sc_out< sc_dt::sc_bv<1> > rmw_rd_done;
+  sc_core::sc_out< sc_dt::sc_bv<1> > wrDataEn;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_ACT_n;
+  sc_core::sc_in< sc_dt::sc_bv<2> > mcCasSlot;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcCasSlot2;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcRdCAS;
+  sc_core::sc_in< sc_dt::sc_bv<1> > mcWrCAS;
+  sc_core::sc_in< sc_dt::sc_bv<1> > winInjTxn;
+  sc_core::sc_in< sc_dt::sc_bv<1> > winRmw;
+  sc_core::sc_in< bool > gt_data_ready;
+  sc_core::sc_in< sc_dt::sc_bv<2> > winRank;
+  sc_core::sc_out< sc_dt::sc_bv<6> > tCWL;
+  sc_core::sc_in< sc_dt::sc_bv<576> > wrData;
+  sc_core::sc_out< sc_dt::sc_bv<576> > rdData;
+  sc_core::sc_in< sc_dt::sc_bv<144> > mc_ADR;
+  sc_core::sc_in< sc_dt::sc_bv<16> > mc_BA;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_CKE;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_CS_n;
+  sc_core::sc_in< sc_dt::sc_bv<8> > mc_ODT;
+  sc_core::sc_in< sc_dt::sc_bv<5> > dBufAdr;
+  sc_core::sc_out< sc_dt::sc_bv<5> > rdDataAddr;
+  sc_core::sc_out< sc_dt::sc_bv<5> > wrDataAddr;
+  sc_core::sc_in< sc_dt::sc_bv<5> > winBuf;
+  sc_core::sc_out< bool > ddr4_act_n;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_adr;
+  sc_core::sc_out< sc_dt::sc_bv<2> > ddr4_ba;
+  sc_core::sc_out< sc_dt::sc_bv<2> > ddr4_bg;
+  sc_core::sc_out< bool > ddr4_par;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_cke;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_odt;
+  sc_core::sc_out< sc_dt::sc_bv<1> > ddr4_cs_n;
+  sc_core::sc_out< bool > ddr4_ck_t;
+  sc_core::sc_out< bool > ddr4_ck_c;
+  sc_core::sc_out< bool > ddr4_reset_n;
+  sc_core::sc_out< bool > ddr4_parity;
+  sc_core::sc_out< sc_dt::sc_bv<72> > ddr4_dq;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_dqs_c;
+  sc_core::sc_out< sc_dt::sc_bv<18> > ddr4_dqs_t;
+  sc_core::sc_in< sc_dt::sc_bv<16> > mc_BG;
+
+  // Dummy Signals for IP Ports
+
+
+protected:
+
+  virtual void before_end_of_elaboration();
+
+private:
+
+
+  // Transactor stubs
+
+  // Socket stubs
+
+};
+#endif // MTI_SYSTEMC
+#endif // IP_PHY_DDR4_H_